PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-244457

(43)Date of publication of application: 07.09.2001

(51)Int.CI.

H01L 29/78

H01L 21/336 H01L 21/28

H01L 21/768

(21)Application number: 2000-057405

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

02.03.2000

(72)Inventor:


NAKAOKA HIROAKI **UEHARA TAKASHI**

(54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device that has a self-aligned contact and a highly reliable hyperfine transistor disposed thereon.

SOLUTION: A gate oxide film 103, a gate electrode 107 and a gate-top insulating film 108 are formed on a silicon substrate 101. A nitride film sidewall 110 is formed on side surfaces of the gate electrode and the gate-top insulating film via a pad film 109 composed of a thin oxide film. Ion implantation is performed to form a highconcentration diffusion layer 118 while the nitride film sidewall 110 is provided. Then, the nitride film sidewall is selectively removed and an etch stopper film 113 and an interlayer insulating film 116 are formed on the substrate. Subsequently, a self-aligned contact hole 120 that penetrates through the interlayer insulating film and the etch stopper film and reaches the high-concentration diffusion layer 118 is opened. A wide gap between the gate electrodes is secured while the self-aligned contact is smoothly formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

體別記号

(51) Int.CL⁷

(12) 公開特許公報(A)

(11)特許出斷公開番号

特開2001-244457 (P2001-244457A)

デーマコード (会会)

(43)公開日 平成13年9月7日(2001.9.7)

			F i		7-13-1 (85-49)		
HO1L	29/78		HOIL 2	1/28		L 4M104	
	21/336		2	9/78 1/90	3 0 1	301P 5F033	
	21/28				C 5F040		
	21/768			9/78			
			等垄断求	來簡求	請求項の数 5	5 OL (全 15 頁)	
(21)出版書)	特職2000-57405(P2000-57405)	(71)出職人	000005821			
					经底案株式会社		
(22)出版日		平成12年3月2日(2000.3.2)		大阪府門其市大学門其1006番地			
			(72)発明者	中間	弘明		
				大阪府	6摂市幸町1番	14 松下電子工業	
				株式会			
			(72)発明者	上原	K		
						11号 松下電子工業	
				株式会1		C T 43 - 477 (MM) 5	
			AN A PROPERTY				
			(74)代理人				
				并理士	が田 弘	(外1名)	


FI

最終資に絞く

(54) 【発明の名称】 半導体装置の製造方法 (57) 【要約】

【課題】 自己整合型コンタクトを備え、超微細で信頼 性の高いトランジスタを配置した半導体装置を形成する ための駆遣方法を提供する。

「解決手段」 シリコンを伝 101の上に、ゲート酸化 以103,ゲート電径107,ゲート上絶縁 108を形成し、ゲート電径及びゲート上絶縁 関108を形成し、ゲート電径及びゲート上絶縁 202 を 109を介在させて空化 要サイドウォール 110を付けた状態で高濃度拡散 2118形成のカイン注入を行なってから、変化 関サイドウォールを選別的に除去し、を 52、200 を 118に到達する 200 を 118に到達する 200 を 118に到達する 200 を 200 を 200 を 200 を 200 を 300 を



[特許諸求の節用]

【請求項 1】 半導体基版の一部に衆子分離領域を形成する工程(a)と、

上記半導体基板の上記案子分離領域によって囲まれる領域上に、ゲート鉛縁膜、ゲート電極及びゲート上鉛緑膜 を形成する工程(b)と、

上記工程(b)の後、基板上に、絶縁性材料からなるパッド映を堆積する工程(c)と、

上記パッド供の上に、パッド映との選択的エッチングが 可能な材質からなるサイドウォール用映を堆積する工程 (d)と、

上記サイドウォール用膜をエッチバックして、上記ゲート上絶縁膜及びゲート電極の側面上に、上記パッド膜を介在させてサイドウォールを形成する工程(e)と、上記ゲート上絶縁膜及びサイドウォールをマスクとする不純物のイオン注入により上記半導体基板内に不純物を築入して、半導体基板内に高濃度拡散層を形成する工程(f)と

選択的エッチングにより、上記パッド膜を残したままで 上記サイドヴォールを除去する工程(g)と、

上記工程(e)の後、萎板上に、コンタクト孔形成時に おけるエッチストッパ膜を堆積する工程(h)と、

上記工程(h)の後、基板上に、上記エッチストッパ膜 との選択エッチングが可能な材料からなる層間経縁期を 形成する工程(i)と、

上記層間絶縁隊、上記エッチングストッパ隊及び上記パッド隊を貫通して上記上記高速度拡散層に到達するコンタクト孔を上記ゲート電極に対して自己整合的に形成する工程())とを含む半導体装置の製造方法。

【請求項 2】 請求項 1記載の半導体装置の製造方法において、

上記工程(c)では、上記パッド膜としてシリコン酸化 膜を堆積し、

上記工程(d)では、上記サイドウォール用膜としてシ リコン金化膜を堆積し、

上記工程(E)では、熱爆酸を用いて上記サイドウォールを除去することを特徴とする半端体装置の製造方法。

【請求項 3】 請求項 1記載の半導体装置の製造方法において、

上記工程(c)では、上記パッド膜としてシリコン酸化 膜を堆積し、

上記工程(d)では、上記サイドウォール用膜として室 化チダン膜を堆積し、

上記工程(g)では、硫酸及び過酸化水素水の混合液を 用いて上記サイドウォールを除去することを特徴とする 半準体装置の製造方法。

【請求項 4】 請求項 1記載の半導体装置の製造方法において

上記工程(c)では、上記パッド棋としてシリコン酸化 棋を堆積し、 上記工程(d)では、上記サイドウォール用限として不 純物をドープしたシリコン酸化膜(BPSG膜)を堆積 -

上記工程(ε)では、フッ酸熱気を用いて上記サイドウオールを除去することを特徴とする半導体装置の製造方法。

【請求項 5】 請求項 1~4のうちいずれか1つに記載の半導体装置の製造方法において、

上記工程(b)の後、上記工程(c)の前に、上記ゲート上絶録限及びゲート電極をマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に低温度拡散層を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。

[発明の詳細な説明]

[0001]

[発明の属する技術分野] 本発明は半導体装置の製造方法に関し、特に自己整合型のコンタクト孔を有する絶縁 ゲート電界効果トランジスタの製法に関する。

[0002]

【従来の技術】近年、半導体デバイス中の半導体素子の 微細化及び高密度化は急速な勢いで進んでおり、現在で は、ゲート長がロ、15μmというデザインルールで設 計されたトランジスタを搭載したCMOSデバイス等の 高集徒半導体デバイスが開発試作されている。このよう な高集徒デバイスを重産プロセスによって製造するに は、また、種々の課題が存在するが、その1つとして、 半導体素子の製造プロセスにおいて繰り返し行なわれる フォトリングラフィー工程でのマスク合セマージンの低 運がある。

【0004】そこで、最近では、マージンを不要とするマージンレス化の技術手法が種々検討されている。その中でも、特に重要なコンタクト孔の形成の自己整合化(セルフアラインコンタクト、略してSAOという)によるマージンレス化がある。以下、従来提案されているSAO技術の例について説明する。

【0005】 (第1の従来例) 図7 (e) ~ (e) ,図

8(a)~(e)及び図9(a)~(d)は、第1の従来例である自己整合型コンタクト孔を有するMOSトランジスタの製造工程を示す断面図である。

【0006】まず、図7(a)に示す工程で、p型のシリコン基板501上に、選択酸化(L0005)法によって、フィールド酸化膜502を形成し、その後、熱酸化法により、シリコン基板501のうちフィールド酸化膜502によって囲まれた領域の露出している表面部を酸化して、シリコン基板501上にゲート酸化膜503を形成する。

【0007】次に、図7 (b) に示す工程で、基板上に、N型多結晶シリコン膜504を堆積し、続いて、N型多結晶シリコン膜504の上にシリコン変化膜505の上にゲーを堆積する。その後、シリコン変化膜505の上にゲート電極を形成するためのレジストパターン506を形成する。

【0008】 次に、図7(6)に示す工程で、レジストパターン506をマスクとするエッチングにより、シリコン金化限505および参陪品シリコン限504をパターニングして、ゲート電極507とゲート上絶縁限508とをそれぞれ形成する。その後、レジストパターン505を除去した後、姜板上に、サイドウォール用シリコン金化限509を堆積する。

【0009】 次に、図 7 (d) に示す工程で、サイドゥォール用シリコン変化膜 509をエッチバックして、ゲート電極 507およびゲート上絶縁膜 508の側面上に、空化膜サイドウォール510を形成する。 【0010】 次に、図 7 (e) に示す工程で、熱酸化処

【0010】次に、図7(e)に示す工程で、熱酸化処理を行なって、シリコン基板501の上に残存するゲート酸化限503の厚みを増大させて、変化限サイドウォール510のパッド限として機能する厚いシリコン酸化限511を形成する。このとき、ゲート酸化限503のうちゲートを極ち07の下方の部分はそれほど厚みが増大することはないが、ゲート酸化限503のうち変化限サイドウォール510の下方の部分は、シリコン基板501が酸化される分だけ厚くなる。

【0011】次に、図8(a)に示す工程で、フィールド酸化映502とゲート上絶縁膜508と変化膜サイドウォール510とをマスクとして、不純物のイオン注入を行なって、シリコン萎板501のうち変化膜サイドウォール510の外側に位置する領域に低濃度イオン注入層512を形成する。

【0012】次に、図8(b)に示す工程で、基板上に、追加サイドウォール用シリコン変化膜513を堆積する。そして、図8(c)に示す工程で、追加サイドウォール用シリコン変化度513をエッチバックして、空化膜サイドウォール510の側面上に追加変化膜サイドウォール514を形成する。

【0013】次に、図8 (d) に示す工程で、フィールド酸化限502とゲート上絶縁限508と変化限サイド

ウォール510と追加室化膜サイドウォール514とをマスクとして、不純物のイオン注入を行ない、シリコン 基板501のうち低濃度イオン注入層512の外側に位置する領域に高濃度イオン注入層515を形成する。

【0014】次に、図8 (e) に示す工程で、基板上に 層間絶縁膜となるBPSG (Boron-Phospho-Silicate-G lass) 膜515を堆積した後、850℃、30分間程度 の触処理(アニール)により、注入された不純物を活性 化して、n- 拡散層517およびn+ 拡散層518を形成する。

【0015】次に、図9(a)に示す工程で、BPSG 膜516の上に、コンタクト孔を開口するためのマスクとなるレジストパターン519を形成する。このレジストパターン519は、n+拡散層518の上方に位置するが分に関口を有しているが、この関口の位置はゲーラを極50プに対して自己整合的に形成されている。フォトマスクの位置のずれ方によっては、各変化膜サイドウォール510、514やゲート上絶縁膜508とオーパーラップすることもあり、る。

【0016】次に、図9(b)に示す工程で、レジストパターン519をマスクとするエッチングを行なって、 層間絡縁関であるBPSG関515とシリコン酸化関511とを貫通してn+拡散層518に到達するコンタクト孔520を開口する。

【0017】次に、図9(c)に示す工程で、レジストパターン519を除去した後、コンタクト孔520の内部及び層間絶縁限515の上にアルミニウム 合金限521を堆積する。その後、アルミニウム 合金限521の上に配線を形成するためのレジズトパターン522を形成する。

【0018】次に、図9(d)に示す工程で、レジストパターン522をマスタとして用いたエッチングによりアルミニウム 合金膜521をパターニングして、配線523を形成する。

【0019】(第2の従来例)図10(a)~(e)及び図11(a)~(d)は、第2の従来例である自己整合型コンタクト孔を有するMOSトランジスタの製造工程を示す断面図である。

【0020】まず、図10(a)に示す工程で、上記第 1の従来例における図7(a), (b)と同様の処理を 行なって、p型のシリコン基板501上に、選択酸化

(LOCOS) 法によるフィールド酸化膜 5-02と、ゲート酸化膜 5-03と、n型 9 結晶シリコン膜からなるゲート電極 5-07と、シリコン室化膜からなるゲート上絶縁膜 5-08とをそれぞれ形成する。

【0021】次に、図10(b)に示す工程で、フィールド酸化膜502と、ゲート電極507上のゲート上絶縁膜508をマスクとして、不純物のイオン注入を行な

って、シリコン基板501のうちゲート電優507の両側方に位置する領域に低温度イオン注入層512を形成する。

【0022】次に、図10(c)に示す工程で、華板上にサイドウォール用シリコン室化膜を堆積した後、サイドウォール用シリコン室化膜をエッチバックして、ゲート電極507及びゲート上絶縁膜508の側面上に変化膜サイドウォール510を形成する。

【0023】 次に、図10(d)に示す工程で、フィールド酸化映ら02と、ゲート電極507及びゲート上絶縁映508と、室化映サイドウォール510とをマスクとして、不純物のイオン注入を行なって、シリコン基板101のうち低速度イオン注入層512の外側に位置する領域に高速度イオン注入層515を形成する。

【0024】次に、図10(e)に示す工程で、1000で、10秒間程度の熱処理(アニール)により、注入された不純物のを活性化して、n-拡散層517及びn+拡散層518を形成する。さらに、基板上に、シリコン室化限からなるエッチストッパ膜513とBPSG膜516とを堆積する。

【0025】次に、図11(e)に示す工程で、BPSG膜516の上に、コンタクト孔を開口するためのマスクとなるレジストパターン519を形成する。このレジストパターン519は、n+拡散層518の止方に位置する部分に関口を有しているが、この関口の位置はゲート電極507に対して自己整合的に形成されている。フォトマスクの位置のずれ方によっては、変化関サイドウォール510やゲート上絶縁関508とオーバーラップすることもあり、プラインをといる。

【0026】次に、図11(b)に示す工程で、レジストパターン519をマスクとするエッチングを行なって、層間絶縁限であるBPSG膜516とエッチストッパ膜513とゲート酸化膜503とを質適してn+拡散層518に到達するコンタクト乳520を開口する。

【0027】次に、図11(c)に示す工程で、レジストパターン519を除去した後、コンタクト孔520の内部及び層間絶縁限515の上にアルミニウム 合金限521の生にを推接する。その後、アルミニウム 合金限521の上に配線を形成するためのレジストパターン522を形成する。

【0028】次に、図11(d)に示す工程で、レジストパターン522をマスクとして用いたエッチングによりアルミニウム 合金膜 521をパターニングして、配線523を形成する。

[0029]

[発明が解決しようとする課題] 上記 2つの従来の技術では、ゲート電極の上面及び側面上に、ゲート上絶縁限、変化限サイドウォールをそれぞれ形成することによ

って、ソース・ドレイン領域となる拡散層へのコンタク ト孔を、ゲート電極に対してマージンレスで自己整合的 に形成できることとなる。

【0030】しかしながら、上記第1の従来技術では、 以下のような3つの不具合があった。

【0031】第1に、ゲート電極の側面上に変化関サイドウォールを形成した後に、熱酸化を行なって、変化関サイドウォールの下方にパッド映となるシリコンを 11を形成する。このため、シリコンを 50分 散 50分 散 50分 で 5

【0032】第2に、ゲート電極の上部を高融点金属膜により構成した場合、その後の工程の熱処理により膜はがれを起こすおそれが生じる。

【0033】第3に、層間絶縁膜を貫通するコンタクト孔が未子分離領域に跨って形成された場合、コンタクト孔が未子分離領域のフィールト酸化膜を貫通することにより、基板リークが発生するおそれがある。 【0034】また、第2の従来技術では、コンタクト孔

【0034】また、第2の従来技術では、コンタクト孔が素子分離領域に跨って形成される場合の不具合を回避すべく、ソース・ドレイン領域となる拡散層の形成後、基板上にエッチングストップ用のシリコン変化限513を推接している。このために、エッチストッパ限513の膜厚分だけゲート電極間の間隙が縮小さって、この狭い間隔への層間絶縁膜の埋め込みや、コンタクト孔を開口するためのエッチングが困難となり、半導体装置の微細化に不利となる。

【0035】本発明の目的は、自己整合型コンタクト孔を備え、超微細で信頼性の高いMISトランジスタを配置した半導体装置を形成するための方法を提供することにある。

[0036]

【課題を解決するための手段】本発明の半導体装置の製造方法は、半導体基板の一部に素子分離領域を形成する工程(a)と、上記半導体基板の上記案子分離領域によって囲まれる領域上に、ゲート絶縁限,ゲート电極及びゲート上絶縁限を形成する工程(b)と、上記工程

(b) の後、 基板上に、 絶縁性材料からなるパッド 映を 堆積する工程 (e) と、上記パッド 映の上に、パッド 映 との選択的エッチングが可能な材質からなるサイドウォール用限を堆積する工程 (d) と、上記サイドウォール 用限をエッチパックして、上記ゲート上絶縁 関及びゲーオールを形成する工程 (e) と、上記ゲート上絶縁 関及

びサイドウォールをマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に不純物を導入して、半導体的エチングにより、上記がより、上記が関したままで上記がある工程(全)と、上記工程(全)の大きが、上記を構造する工程(と)と、上記工程(と)の大きが、上記を構造する工程()と、上記工程(ト)の後が、上記工程(ト)の後が、上記を構造する工程()と、上記を開発を形成する工程()と、上記を開発を対して、上記というにより、と、上記を関係を対して、上記というには、シーンとのは、シーンとを含んでいる。

【0037】この方法により、工程(e)においては、 高濃度拡散層の範囲をサイドウォールによって規定しつ つ、高温度拡散層の濃度プロファイルを所望の状態に制 御することができる。一方、工程(i)においては、エ ッチストッパ膜はあ るもののサイドウォールが除去され ているので、ゲート電極同士の間の間隔を広く確保する ことができ、層間絶縁獣のゲート電極間への埋め込み や、工程())におけるコンタクト孔の形成を円滑に行 なうことができる。また、エッチストッパ映によって、 コンタクト孔をゲート電極に対して自己整合的に形成で き、かつ、コンタクト孔が素子分離領域に跨って形成さ れた場合にも、コンタクト孔が素子分離領域を貫通する のを阻止することができる。 さらに、エッチストッパ膜 とゲート電極との間にはパッド膜が介在しているので、 エッチストッパ膜の材質が何であ ってもチャネル領域へ のストレスの印加を揺和することができ、ストレスの印 加に起因する欠陥の発生などの不具合を確実に抑制する ことができる。したがって、自己整合型コンダクトを備 え、超微細で信頼性の高いMISトランジスタを配置し た半導体装置を形成することができる。

【0038】上記工程(c)では、上記パッド膜としてシリコン酸化膜を堆積し、上記工程(d)では、上記サイドウォール用膜としてシリコン変化膜を堆積し、上記工程(e)では、熱繊酸を用いて上記サイドウォールを除去することができる。

【〇〇39】また、上記工程(c)では、上記パッド膜 としてシリコン酸化膜を堆積し、上記工程(d)では、 上記サイドウォール用膜として変化チタン膜を堆積し、 上記工程(e)では、硫酸及び過酸化水素水の温合液を 用いて上記サイドウォールを除去するようにしてもよい。

【〇〇4〇】特に、上記工程(c)では、上記パッド膜としてジリコン酸化膜を堆積し、上記工程(d)では、上記サイドウォール用膜として不純物をドープしたシリコン酸化膜(BPSG膜)を堆積し、上記工程(c)では、ブラ酸密気を用いて上記サイドウォールを除去することにより、ウエットエッチングを行なわなくてもよい

ので、製造工程の所要時間の短縮と、工程の開素化とを 図ることができる。

【0041】上記工程(b)の後、上記工程(c)の前に、上記ゲート上絶縁棋及びゲート電極をマスクとする不純物のイオン注入により上記半導体基板内に不純物を導入して、半導体基板内に低温度拡散層を形成する工程を入りて、そむことにより、短チャネル効果の防止機能の高い上の口構造を有するMISトランジスタを配置した半導体装置を形成することができる。

[0042]

【発明の実施の形態】(第1の実施形態)図1(e)~(d),図2(e)~(d)及び図3(e)~(d) は、本発明の第1の実施形態における半導体装置の駅造工程を示す断面図である。

【0043】まず、図1 (e) に示す工程で、p型のシリコン基板10寸上に、選択酸化(LOCOS)法によって、映厚が約400mmのフィールド酸化限102を形成し、その後、熱酸化法により、シリコン基板101のうちフィールド酸化関102によって囲まれた領域の露出している表面部を酸化して、シリコン基板101上に映厚が約4mmのゲート酸化限103を形成する。

【0044】次に、図1(b)に示す工程で、基板上に、 膜厚が約200nmのn型多結晶シリコン膜104を推接し、続いて、n型多結晶シリコン膜104の上に 膜厚が約150nmのシリコン室化膜105の上にゲート電極を3・その後、シリコン室化膜105の上にゲート電極を形成するためのレジストパターン105を形成する。

【0045】次に、図1 (c) に示す工程で、レジストパターン106をマスクとするエッチングにより、シリコン笠化限105および多結晶シリコン関104をパターエングして、ゲート上絶縁限108とゲート・電極107とをそれぞれ形成する。その後、フィールド酸化限102とゲート上絶縁限108(及びゲート電極107)とをマスクとして、不純物のイオン注入を行なって、ドラン益板107の方がゲート電極107の両側方に位置する領域に低温度を、注入エネルギーが10keこのとき、例えば本を、注入エネルギーが10ke、ので、ドース全5×1014/cm2の条件で注入する。

 ルギーが4 Q k e Vで、ドーズ全3× 1 Q 15/c m2 の 条件で注入する。

【0047】次に、図2(e)に示す工程で、1000で、10秒間の熱処理(アニール)により、低濃度イオン注入層112及び高濃度イオン注入層115に注入された不純物を活性化して、低濃度拡散層117及び高濃度拡散層118をぞれぞれ形成する。

【0048】次に、図2(b)に示す工程で、例えば触 燐酸によるウェットエッチングによって、変化膜サイド ウォール110を除去する。その後、基板上に、膜厚が 約50nmのシリコン変化膜であるエッチストッパ膜1 13を堆積する。さらに、エッチストッパ膜113の上 に、層間絶縁膜として膜厚が約1000nmのBPSG (Boron-Phospho-Silicate-Glass) 膜11:6を堆積す

【0049】次に、図2(c)に示す工程で、BPSG 関116の上に、コンタクト孔を開口するためのマスク となるレジストパターン119を形成する。このレジス トパターン119は、高濃度拡散層118の上方に位置 する部分に開口を有しているが、この間口の位位の ト電極107に対して自己整合的に形成されている。つ まり、レジストパダーン119の開口は、フォトマスク の位置のずれ方によっては、エッチストッパ膜113の 垂直方向に延びる部分やゲート上絶縁膜108とオーバ ーフップすることもある。

ーパーラップすることもある。 【0050】次に、図2(d)に示す工程で、レジストパターン119をマスクとするエッチングを行なって、 層間絶縁敗であるBPSG限115とエッチストッパ膜 113とパッド膜109とを貫通して高濃度拡散層11 Bに到達するコンダクトル120を開口する。

【0051】その後、上記従来例と同様に、コンタクト 孔120の内部及び層間絶縁映115の上にアルミニウム 合金映を堆積した後、アルミニウム 合金映をパターニングして、配線を形成する。

【0052】本実施形態によると、ゲート・電極10万及びゲート上絶縁によって覆われているので、層間絶縁との上方と触接108の上方と側方とが、 層間絶縁との対域115を変しまって変われているので、 層間発生の対域20万十十十分では、 1000円間では、 1000円間では、

が可能になる。

【ロロ53】 -方、エッチストッパ膜113の下地としてシリコン酸化膜からなるパッド膜10日が設けられているので、上記第1の従来側のととくゲート酸化膜をきらに熱酸化して厚いシリコン酸化膜(図7(e)に示すシリコン酸化膜511)を形成しなくも、エッチストッパ膜113によってチャネル領域にストレスが印加されることはない。したがって、上記第1の従来側のようなシリコン基板の凹みや低温度拡散層117の不純物温度の制御性の悪化を招くこともない。したがって、トランができる。

【0054】また、層間絶縁膜であるBPSG膜116を推接する際には、ゲート電極107の側方にはエッチストッパ膜113と薄いパッド膜109とがあるものの、変化膜サイドウォール119がすでに除去されているので、ゲート電極107同士間の間隙は十分広く確保され、第2の従来例のごとく、BPSG膜116の埋め込みや、コンタグト孔120の開口が困難になることは

【0056】 ここで、上記名従来例においては、最終の仕上がり構造において設けられていた変化膜サイイネトウェールは、LDD構造な散層の範囲を規定する部材として機能するとともに、セルフアラインコンタクト(SA船はするとともに、サングストッパーとしても機能するとともに、本実施形態においては、変化膜のでいる。それに対し、本実施形態においては、変化膜のにないる。それに対し、本実施を指していては、変化膜の高速のでは、本板を指しているのにのみ用い、その後は、基板全体を覆うエッチストッパ膜113に、そセルファラインコンタクト(SAC)の円滑な形成を確保する役割を果たさせるようにしているのである。

【ロロ57】よって、本実施形態では、トランジスタの

特性を良好に維持しつつ、セルフアラインコンタクト (SAC) 構造を有する、超微細で信頼性の高いMIS トランジスタを配置した半導体装置を得ることができ る。

【0058】(第2の実施形態)図3(e)~(d)及び図4(e)~(d)は、本発明の第2の実施形態における半導体装置の製造方法を示す断面図である。

【0059】まず、図3(e)に示す工程で、p型のシリコン基板101上に、選択酸化(LOCOS)法によって、関厚が約400nmのフィールド酸化膜102を形成し、その後、熱酸化法により、シリコン基板101から5フィールド酸化膜102によって囲まれた領域の露出している表面部を酸化して、シリコン基板101上に関厚が約4nmのゲート酸化膜103を形成する。

【0:05.0】次に、図3(b)に示す工程で、基板上に、映厚が約200nmのn型を結晶シリコン映104を推接し、続いて、n型を結晶シリコン関104の上に 映厚が約150nmのシリコン室化映105を推接する。その後、シリコン室化映105の上にゲート電極を形成するためのレジストパターン105を形成する。

【0061】次に、図3(c)に示す工程で、レジストパターン106をマスクとするエッチングにより、シリコン室化膜105および多結晶シリコン膜104をパターニングして、ゲート上絶縁膜108とゲート電極107とをそれぞれ形成する。その後、フィールド酸化膜102とゲート上絶縁膜108(及びゲート電極107)とをマスクとして、不純物のイオン注入を行なって、シリコの後が101のうちゲート電極107の高側方に位置する領域に低速度イオン注入屋112を形成する。このとき、例25年末、注入エネルギーが10keV

で、ドース量5×1014/cm2の条件で注入する。【0062】次に、図3(d)に示す工程で、基板上に、ゲート電極107およびゲート上絶縁膜108を3に、ゲート電極107およびゲート上絶縁膜108を3が、変化チタン膜をエッチパックしたで、ゲート上絶縁度108を地域して、ゲート上絶縁度108位で、ゲート上絶縁度108位で、ゲート上絶縁度108位で、ゲート上絶縁度108位で、アインにで、ゲート上絶縁度108位で、アインは大人を行なって、シリコンを収えりとして、オン注入を行なって、シリコンをする領域に高速度オン注入を行なって、シリコンをする領域に高速度オン注入を112を形成する。このとき、例えば世末を、ご入上ネルギーが40keVで、ドーズ量3×1015/cm2の条件で注入する。

【9053】次に、図4(a)に示す工程で、1000 で、10秒間の熱処理(アニール)により、低速度イオン注入層112及び高速度イオン注入層115に注入された不純物を活性化して、低速度拡散層117及び高速度拡散層118をそれぞれ形成する。

【〇〇64】次に、図4 (b) に示す工程で、例えば硫 酸と過酸化水素水との迄合液によるウエットエッチング によって、窒化チタン膜サイドウォール130を除去す る。その後、基板上に、秩厚が約50mmのシリコン室 化膜であ るエッチストッパ膜113を堆積する。さら に、エッチストッパ膜113の上に、層間絶縁膜として 膜厚が約1000nmのBPSG膜115を堆積する。 【D 0 6 5】次に、図4 (c) に示す工程で、BPSG 膜115の上に、コンタクト孔を開口するためのマスク となるレジストパターン119を形成する。 このレジス トパターン119は、高濃度拡散層118の上方に位置 する部分に開口を有しているが、この開口の位置はゲー ト電極 107に対して自己整合的に形成されている。っ まり、レジストパターン119の開口は、フォトマスク の位置のずれ方によっては、エッチストッパ膜1 13の 垂直方向に延びる部分やゲート上絶縁膜108とオーバ ーラップすることもあ り、フィールド酸化膜102とオ - バーラップすることもある。

【0066】次に、図4 (d) に示す工程で、レジストパターン119をマスクとするエッチングを行なって、 層間絶縁膜であ るBPSG膜116とエッチストッパ膜113とパッド膜109とを宜通して高速度拡散層11 Bに到達するコンダクト孔120を開口する。

【0057】その後、上記従来例と同様に、コンタクト 孔120の内部及び層間絶縁関115の上にアルミニウム 合金膜を推接した後、アルミニウム 合金膜をバターニングして、配線を形成する。

ングして、配線を形成する。
【0068】本実施形態においても、上記第1の実施形態と同様に、高濃度拡散層118形成のための不純物イオンの注入の際(図3(d)参照)には、室化チタン限サイドウォール130が存在ファイルの制御を放散層118の範囲の規定と濃度プロファイルの制御をの限116を堆積する前には、窒化チタン限サイドウォール130万なれる。一方、層間経縁限であるBPSG限116を堆積する前には、窒化チタン限サイドウォール130が除去されゲートを極間の間隙が広く確保されている。また、エッチストッパドの間隙が広くないの形成時にコンタグト孔がゲートで極に到達したり、コンタクト孔がゲートで極に到達したり、コンタフト孔がゲートでを極に到達したり、コンタフト孔がゲートで表に到達したり、コンタフト孔がゲートで表に到達したり、コンタフト孔がゲートで表に到達したり、コンタフト孔がガートで表に下きる。

【0069】特に、本実施形態においては、第1の実施形態におけるシリコン室化膜からなる室化膜サイドウォール110に代えて、室化チタン膜からなる室化チタン膜サイドウォール130を設けでいるので、この室化チタン膜サイドウォール130を除去する際、選択ウエットエッチングを用いればシリコン酸化膜との選択干温各なるので、下地のパッド膜109をほとんどエッチングですることなく、容易に選択エッチングを行なうことができる。

【ロロフロ】 (第3の実施形態) 図5 (a) ~ (d) 及

が図.6(a)~(d)は、本発明の第3の実施形態にお ける半導体装置の製造方法を示す断面図である。

【0:071】まず、図5 (a) に示す工程で、p型のジリコン基版101上に、選択酸化(LOCOS)法によって、限厚が約400nmのフィールド酸化関102を形成し、その後、熱酸化法により、シリコン基版100のうちフィールド酸化関102によって囲まれた領101の第出している表面部を酸化して、シリコン基板101上に関厚が約4nmのゲート酸化関103を形成する。

【0.07.2】次に、図5 (b)に示す工程で、基板上に、 映厚が約200nmのn型を結晶シリコン映104を推接し、 続いて、 n型を結晶シリコン映104の上に 映厚が約150nmのシリコン室化映105を推破する。その後、シリコン室化映105の上にゲート電極を形成するためのレジストパターン105を形成する。

【0.073】 次に、図5 (c) に示す工程で、レジストパターン105をマスクとするエッチングにより、シリコン変化限105および多結晶シリコン限104をパターニングして、ゲート電極107とゲート上絶縁限108とをそれぞれ形成する。

【0074】次に、図5(d)に示す工程で、基板上に、ゲート電極107およびゲート上経線膜108をのう膜厚が約20nmの薄いシリコン酸化膜からなるパッド膜109を形成する。その後、基板上にBPSG内をを接した後、BPSG膜を上ッチバックして、ゲートと発展では108の側面上に、中下酸化膜102とゲート上絶縁膜108と酸化膜サイドウォール140とをアンスクとして、不純物のイオン注入を行なって、シリコンを仮えして、不純物のイオン注入ウオール140の外側に位置する積極に高速度イオン注入ウオール140の外側に必要する。このとき、例えば砒素を、注入エネルギーが40ke Vで、ドーズ量3×1015/cm2の条件で注入する。

【0075】次に、図5 (e) に示す工程で、1000 で、10秒間の無処理(アニール)により、高濃度イオン注入屋115に注入された不純物を活性化して、高濃度拡散屋119を形成する。

【0076】次に、図5 (b) に示す工程で、フッ酸素 気によるエッチングによって、酸化映サイドウォール1 40を除去する。その後、差板上に、映厚が約50nm のシリコン室化映であるエッチストッパ映113を堆積 する。さらに、エッチストッパ映113の上に、層間絶 緑映として映厚が約1000nmのBPSG映115を 堆積する。

【0077】次に、図6 (c) に示す工程で、BPSG 関116の上に、コンタクト孔を開口するためのマスク となるレジストパターン119を形成する。このレジストパターン119は、高速度拡散層118の上方に位置 する部分に開口を有しているが、この開口の位置はゲー ト電極 107 に対して自己整合的に形成されている。 うまり、レジストパターン 119 の開口は、フォトマスクの位置のすれ方によっては、エッチストッパ膜 113の 垂直方向に延びる部分やゲート上絶縁膜 108とオーバーラップすることもあり、フィールド酸化膜 102とオーバーラップすることもある。 【0078】次に、図5 (d) に示す工程で、レジスト

【0078】 次に、図5 (d) に示す工程で、レジストパターン119をマスクとするエッチングを行なって、 層間絶縁膜であるBPSG膜116とエッチストッパ膜113とパッド膜109とを貫通して高速度拡散層11 8に到達するコンダクト孔120を開口する。

【007.9】その後、上記従来例と同様に、コンタクト 孔120の内部及び層間絶縁膜116の上にアルミニウム 合金膜を推接した後、アルミニウム 合金膜をパターニ ングして、配線を形成する。

【0080】本実施形態においても、上記第1の実施形態と同様に、高濃度拡散層118形成のための不純物イオンの注入の際(図5(d)参照)には、酸化膜サイドウオール140が存在するので、高濃度拡散層118の範囲の規定と濃度プロファイルの制御とが円滑に行なわれる。一方、層間絶縁膜である8PSG膜115を推験する前には、酸化膜サイドウォール140が除去されずるで低間の間隙が広くでは、では、酸化膜サイドウォール140が除去されずート電極に到路によってSACの形成時にコンタクトストッパ膜113によってSACの形成時にコンタクトストッパ膜113によってSACの形成時にコンタクトれがゲート電極に到途化膜102を貫通するのが阻止する。よりできる。

【0081】特に、本実施形態においては、第1,第2の実施形態におけるシリコン空化膜からなる空化膜サイドウォール110や、室化チタン膜からなる空化チタン膜サイドウォール130に代えて、BPSG膜からを破けイドウォール140を設けているので、は関サイドウォール140の除去をフッ酸熱気によって選択的に行なうことが可能になる。つまり、本と地形態に対すると、第1,第2の実施形態のごとき液槽に浸する必要のあるウェットエッチングではなく、チャンパ内で処理できる蒸気エッチングを用いることができるので、本実施形態により、酸化膜サイドウォール140の除去工程とで所養時間の短縮と工程の簡素化などを図ることができる。

【0082】上記第1~3の実施例においては、半等体装置内のnチャネル型のMISトランジスタの部分の構造の変化を示しながら、製造工程の説明を行なったが、一般的に半導体装置内にはpチャネル型MISトランジスタ、から、サ・ネル型MISトランジスタ、も配置されており、これらの各MISトランジスタにおいても、製造工程において各実施形態に示すnチャネル型M

ISトランジスタと同様の構造の変化が生じることにな

【0083】また、BICMOSデバイスである半端体 装置におけるCMOS部分に本発明を適用することによ り、上記各実施形態と同様の効果を発挥することができ

【0084】また、上記第1,第2の実施形態において は、MISトランシスタの拡散層が低温度拡散層と高温 度拡散層からなるいわゆるLDD構造を有するMISト ランジスタに本発明を適用した例を説明したが、 シング ルドレイン構造を有するMISトランジスタに本発明を 適用しても上述の効果を発揮することができる。逆に、 第3の実施形態を、LDD構造を有するMISトランジ スタに通用しても、上述の効果を発揮することができ

[0085] また、上記第1~3の実施形態においては エッチストッパ膜113をシリコン室化膜により構成し たが、本発明のエッチストッパ膜の材質はこれに限定す るものではなく、例えばシリコンオキシナイトライド 膜、変化アルミニウム 膜、あ るいはアルミナ膜等によってエッチストッパ膜としての機能を果たさせてもかまわ ない。

【0086】また、上記各実施形態においては、ゲート 電極 1 0 7 を単層の n 型多結晶シリコン膜により構成し たが、本発明はこれに限定するものではなく、多結晶シ リコン膜からなる下部ゲート電極上に例えばモリブデン シリサイド膜等のシリサイド膜からなる上部ゲート電極 が設けられたポリサイドゲート構造を有する半導体装置 や、多結晶シリコン膜からなる下部ゲート電極上にタン グステン膜等のメタル膜からなる上部ゲート電極が設け られたポリメタルゲート構造を有する半導体装置につい ても、上記各実施形態と同様の効果を得ることができ

【ロロ87】また、高濃度拡散層形成のためのイオン注 入後に除去するサイドウォールを構成する材料は、上記 名実施形態におけるシリコン金化隊、会化チタン隊、自 PSG際に限定されるものではなく、絶縁性材料に限定 されるものでもない。例えば、ポリシリコン膜,AI 膜、Cu膜、Ti膜などの導体膜など、パッド膜109 を構成するシリコン酸化膜とのエッチング選択比が十分 確保できる材料であ れば、それをサイドウォール構成用 材料として用いることにより、上記も実施形態とほぼ同様の効果を発揮することができる。

188.001

【発明の効果】本発明の半導体装置の製造方法によれ は、高濃度拡散層形成のための不純物のイオン注入の際 には、高濃度拡散層の範囲をサイドウォールによって規 定しつつ、層間絶縁膜を形成する前にサイドウォールを 除去して、萎板上にエッチストッパ膜を堆積してから、 層間絶縁膜の形成,コンタクト孔の形成を行なうように

したので、自己整合型コンタグトを備え、超微細で信頼 性の高いMISトランジスタを配置した半導体装置を形 成することができる.

【図面の簡単な説明】

【図1】(a)~(d)は、本発明の第1の実施形態に おける製造工程のうち高濃度イオン注入層を形成するま での工程を示す断面図である。

【図2】(a)~(d)は、本発明の第1の実施形態に おける製造工程のうちコンタクト孔を形成するまでの工 程を示す断面図である.

【図3】(a)~(d)は、本発明の第2の実施形態に おける製造工程のうち高濃度イオン注入層を形成するま での工程を示す断面図である。

【図4】(a)~(d)は、本発明の第2の実施形態に おける製造工程のうちコンタクト孔を形成するまでの工 程を示す断面図である。

【図5】(a)~(d)は、本発明の第3の実施形態に おける製造工程のうち高速度イオン注入層を形成するま での工程を示す断面図である。

【図 5】(a)~(d)は、本発明の第3の実施形態に おける製造工程のうちコンタクト孔を形成するまでの工 程を示す断面図である。

【図 7 】 (e) ~ (e) は、第 1 の従来例における製造 工程のうち厚いシリコン酸化膜を形成するまでの工程を 示す断面図である。

【図 8】 (e) ~ (e) は、第 1 の従来例における製造 工程のうち層間絶縁膜を形成するまでの工程を示す断面 図である.

【図9】(8)~(d)は、第1の従来例における製造 工程のうち配線を形成するまでの工程を示す断面図であ

【図 1 0】 (a) ~ (e) は、第2の従来側における製 造工程のうち層間絶縁膜を形成するまでの工程を示す断 面図である。

【図 1 1】 (a) ~ (d) は、第2の従来例における製 造工程のうち配線を形成するまでの工程を示す断面図で ある.


【符号の説明】


- 1 ロ1 シリコン基板(半導体基板) 1 ロ2 フィールド酸化膜(素子分離領域)
- 103 ゲート酸化膜(ゲート絶縁膜)
- 104 多結晶シリコン膜
- 105 シリコン室化膜 106 レジストパターン
- 107 ゲート電極 108 ゲート上絶縁膜
- 109 パッド膜
- 1.10 変化膜サイドウォール
- 1 1 2 低濃度イオン注入層
- 1 15 高濃度イオン注入層


、 117 低濃度拡散層


118 高濃度拡散層 119 レジストパターン


120 コンタクト孔 130 密化チタン联サイドウォール 140 酸化联サイドウォール




















フロントページの統 き

```
F 夕一人 (参考) 4M104 AA01 BB01 BB02 BB18 BB26 CC01 CC05 DD02 DD04 DD16 DD17 DD19 DD69 EE05 EE09 EE12 EE15 EE17 FF14 G614 G615 HH14 SF033 HH04 HH09 HH19 HH29 MM07 QQ09 QQ19 QQ25 QQ31 QQ37 QQ09 QQ19 QQ25 QQ31 QQ37 QQ58 QQ65 QQ73 RR03 RR04 RR05 RR06 RR08 RR15 TT02 TT07 XX15 SF040 DA06 DA18 DC01 EC01 EC07 EC12 EC13 EF02 EH02 EH05 FA07 FA08 FA10 FA16 FB02 FC22
```